1、基于(At)工藝整合工程師(PIE)、模型(SPICE)以(By)及其他(He)職能部門要(Want)求，進行Testkey、SRAM以(By)及标準單元庫（STD CeLL Library）等的(Of)版圖設計
2、負責Testkey以(By)及SRAM版圖的(Of)DRC驗證使之滿足設計要(Want)求，按時(Hour)完成Tape-out
3、協助各職能部門進行JDV
4、負責相關說明文檔的(Of)撰寫
5、 合理制定工作(Do)計劃并具體實施，不(No)斷優化工作(Do)流程、提高工作(Do)質量，按時(Hour)按質完成工作(Do)任務

1、微電子或物理專業本科以(By)上學曆
2、具有項目管理和(And)協調能力，保障項目按時(Hour)按質完成，有版圖相關工作(Do)經驗，工程師要(Want)求1年以(By)上經驗，專家級要(Want)求7年以(By)上經驗
3、了解器件物理知識及半導體工藝
4、了解版圖編輯工具軟件，了解驗證工具軟件，了解自動布局布線工具軟件